ModelSim によるシミュレーション

(参考) Quartus II Ver.9 以前の方法は、 テスト波形ファイルを使ったシミュレーション (Ver.9まで) を参照。

2012.04.27 更新前のバージョン (テストベンチなし) は テスト波形ファイルを使ったシミュレーション (テストベンチなし) を参照。

設定

Quartus II からシミュレーションツール ModelSim-Altera を呼び出すための設定をする。

• "Assignments" → "Settings" で設定ウィンドウを開く。
• "EDA Tool Settings" - "Simulation" カテゴリを開く。
  • "Tool name:" で "ModelsSim-Altera" を選択する。
  • "Format for output netlist:" で "Verilog HDL" を選択する (VHDL だと後で必要な設定が少し増えるので、今回はこちらで説明する)。
  • "OK"
• "NativeLink settings" を "Compile test bench" にする。
• "Test Benches..." の "New..." で新規作成。
  • "Test bench name:" で名前を付ける (例: "test1")。
  • "Test bench files" で、下で作るファイルを指定 (例: "simulation/modelsim/module_test1.vt")。
    • うまくいかなければ、端末やエディタから "simulation/modelsim/[モジュール名]_test1.vt" (内容は後で書くので空ファイルでよい) などの名前でテストベンチファイルを作り、"Test bench files" に指定。

• "Tools" → "Options.." でオプション設定ウィンドウを開く。
  • "EDA Tool Options" タブを開く。
  • "ModelSim-Altera" の場所を "/opt/altera/13.0sp1/modelsim_ase/bin" に設定する。
    "modelsim_ae" は今動きません。

テスト波形

テストベンチを作る。

• Processing -> Start -> Start Test Bench Template Writer
• simulation/modelsim/[モジュール名].vt ができる (上で VHDL を指定しているときは .vht)。
• simulation/modelsim/[モジュール名]_test1.vt などにコピーして編集する。
  • "// code that executes only once // insert code here --> begin" の下に初期設定を記述。
    例:

        A <= 0;
        B <= 0;
        

  • "// code executes for every event on sensitivity list // insert code here --> begin" の下に波形を記述。 (デフォルトで時間の単位は ps なので注意。"`timescale 1 ps/ 1 ps" を "`timescale 1 ns/ 1 ps" にすると良い。)
    例:

        #1000 A <= A + 1;
              B <= B + 3;
        

  • クロックは以下のように書く。 timescale が 1ns ならこれで 10MHz クロックになる。
    [テンプレートの initial begin end の中に追加]

        clock <= 0;
        

    [テンプレートの initial begin - end や always begin - end の外側、module - endmodule の内側に追加]

        always begin
               #50 clock <= ~clock;
        end
        

  ModelSim起動

  Quartus II からシミュレーションツール ModelSim を起動する。

  • "Tools" → "Run Simulation Tool" → "EDA Gate Level Simulation.." で起動。
    (HDLで書いたモジュールは RTL Simulation も実行可能。)
  • "Timing Model" に "Slow Model" を選んで "Run"。
  • 別ウィンドウが立ち上がる。設計した回路は "gate_work" にある。"work" は "gate_work" へのリンクになるので中身は同じ。
  

  テストベンチのコンパイル

  なぜか作業ディレクトリ名が合っていないので再コンパイル。 テストベンチを書き換えたときも、もう一度ここから。

  • "Library" サブウィンドウの work -> [モジュール名]_vlg_tst を右クリックメニューから "Recompile"。

  シミュレーション準備

  シミュレーションの環境を設定する。

  • "Simulate" → "Start Simulation..." で設定ウィンドウを起動。
    • "Design" タブの "Design Unit(s)" に "gate_work - [モジュール名]_vlg_tst" を選ぶ。
    • "Libraries" タブで "Search Libraries" に "Add..." して必要なライブラリ (cyclone_ver または cycloneive_ver、altera_ver、メモリ、Megafunctions) を設定する。
    • "OK"。
  

  シミュレーション実行

  テストベンチ上でシミュレーションする。

  • "Objects" サブウィンドウから観測したい信号線を "Wave" サブウィンドウへドラッグする。
  • 波形はテストベンチで指定済みだが、実行中に force も可能。
  • "Transcript" ウィンドウで "run 100 ns" などとしてシミュレーションを実行する。
    • デフォルトでシミュレーションは ps 単位になっているので注意。ツールバー の "Run Length" も 100ns ぐらいにしておくと便利。
  

  ---

  作業の効率化のヒント

  • "Transcript" サブウィンドウに直接コマンドを入力して実行できる。慣れてきたらメニューをクリックするより早い。コマンドヒストリも使える。
  • 実行履歴は "./simulation/modelsim/msim_transcript" に残るので、編集して別名で保存しておくとよい。do (ファイル名) で実行する。
    • 例: こんな感じでスクリプトを書いておいて実行する。
      

              force -freeze {sim:/\my_design\/clk} 1 0, 0 {50 ps} -r 100
              run 5000
      	

  ---

  Last modified: